



LC86F3548A

CMOS LSI

暫定規格

—フラッシュメモリ 64K バイト (ROM48K バイト+CGROM16K バイト),
RAM640 バイト, CRT 表示用 RAM176×9 ビット内蔵

8ビット1チップマイクロコンピュータ

概要

LC86F3548Aは、CMOS 8ビット1チップマイクロコンピュータLC863500シリーズのフラッシュメモリ内蔵型マイクロコンピュータです。最小バスサイクルタイム0.424μsで動作するCPU部を核に、64Kバイトフラッシュメモリ(48KバイトプログラムROM, 16KバイトCGROM), 640バイトRAM, 176×9ビットCRT表示用RAM, 2チャンネル×16ビットタイマ/カウンタ, 3チャンネル×7ビットPWM, 4チャンネル×6ビットADコンバータ, IICバス対応シリアルインタフェース,

OSD機能等を1チップに集積したTV制御用8ビットマイクロコンピュータです。

オンボード書き込み機能により、実装状態でのプログラム更新が可能です。

特長

内蔵するフラッシュメモリ

64Kバイト

- ・プログラムROM 48Kバイト (オンボード書き込み機能を使用する場合、2Kバイトのローダープログラムが常駐)
- ・キャラクタROM 16Kバイト
- ・ページ単位の書き換え 128バイト/ページ
- ・書き換え可能回数 100回 (Ta = 25 ± 2)

内蔵するRAM

- ・640×8ビット (ROM訂正用128バイト含む)
- ・176×9ビット (CRT表示用)

48KバイトプログラムROM, 640バイトRAMのうち、使用できるプログラムROM容量, RAM容量は、オプションで選択した適用するマスクROM版のROM容量, RAM容量と同じになります。

LC86F3548Aを適用するマスクROM版	LC86F3548Aで使用できるプログラムROM容量	LC86F3548Aで使用できるRAM容量 (ROM訂正用128バイト含む)
LC863532	32768バイト	512バイト
LC863528	28672バイト	512バイト
LC863524	24576バイト	512バイト
LC863520	20480バイト	512バイト
LC863516	16384バイト	512バイト

- ・オプションでフラッシュ版を選択した場合には、プログラムROM 48Kバイトが使用可能で、RAMは640バイトと512バイトが選択可能です。また、オンボード書き込み使用をオプション選択した場合は46Kバイト (B800h) 以降の2Kバイトにローダープログラムがリンクされます。

■本書記載の製品は、極めて高度の信頼性を要する用途(生命維持装置、航空機のコントロールシステム等、多大な人的・物的損害を及ぼす恐れのある用途)に対応する仕様にはなっておりません。そのような場合には、あらかじめ三洋電機販売窓口までご相談下さい。

■本書記載の規格値(最大定格、動作条件範囲等)を瞬時たりとも越えて使用し、その結果発生した機器の欠陥について、弊社は責任を負いません。

OSD機能

- ・画面表示 : 36文字×16行(ソフトウェアにより対応)
- ・表示用RAM : 176ワード(1ワード=9ビット)
 - 表示エリア : 36ワード×4行
 - 制御エリア : 8ワード×4行
- ・文字の種類 : 16×32フォント 252種(このうちテスト用1文字を含む4文字は固定)
 - : 任意の文字数を分割使用可
 - (例 16×16フォント×2)
- ・表示色 : 8色(デジタルモード)/16色(アナログモード:1V_{P-P}出力)
 - 文字, 文字背景, 文字縁取り, 全背景それぞれ表示可能
- ・行単位で表示モード指定可能
 - キャプション・テキストモード/OSDモード1/OSDモード2(クォーターサイズ)/簡易グラフィックモード
- ・行単位で垂直表示開始ライン, 水平表示開始位置指定可能
- ・行単位でのシャッタ機能(表示開始または表示停止ライン指定)とスクロール機能
- ・行単位でキャラクタ水平ピッチ(9~16ドット)^{*1}, 垂直ピッチ(1~32ドット)指定可能
- ・行単位で10種類のキャラクタサイズ指定可能^{*1}
 - (水平方向×垂直方向) = (1×1), (1×2), (2×2), (2×4)
 - (1.5×1), (1.5×2), (3×2), (3×4)
 - (0.5×0.5), (0.75×0.5)
- ・簡易グラフィック機能(1キャラクタ:16×16フォントを4色でペイント可能)
- ・表示用発振回路内蔵

*1 (注) 表示モードにより可能範囲が異なります。詳しくはユーザズ・マニュアルを参照してください。

バスサイクルタイム/命令サイクルタイム

バスサイクルタイム	命令サイクルタイム	システムクロック発振源	発振周波数	電源電圧
0.424μs	0.848μs	内蔵VCO	14.16MHz	4.5~5.5V
7.5μs	15.0μs	内蔵RC発振	800kHz	4.5~5.5V
183.1μs	366.2μs	水晶(X'tal)発振	32.768kHz	4.5~5.5V

ポート

- ・入出力ポート : 4ポート(24本)
 - プログラムでニブル単位の入出力指定可能なポート : 1ポート(8本)
 (オプションでNchオープンドレイン出力を選択したビットは、出力指定されていても、入力ポートとして使用することが出来ます)
 - プログラムでビット単位の入出力指定可能なポート : 4ポート(16本)

ADコンバータ

- ・4チャンネル×6ビットADコンバータ

シリアルインタフェース

- ・IICバスマルチマスタ対応シリアルインタフェース
 - 内部回路1本, 端子2系統
 - データ端子, クロック端子どうしを短絡可

PWM出力

- ・3チャンネル×7ビットPWM

タイマ

- ・タイマ0 : 16ビットタイマ/カウンタ
2ビットプリスケアラ+8ビットプログラマブルプリスケアラ内蔵
モード0:プログラマブルプリスケアラ付き8ビットタイマ×2チャンネル
モード1:プログラマブルプリスケアラ付き8ビットタイマ+8ビットカウンタ
モード2:プログラマブルプリスケアラ付き16ビットタイマ
モード3:16ビットカウンタ
タイマの分解能は、 t_{CYC} です(t_{CYC} :サイクルタイム)。
- ・タイマ1 : 16ビットタイマ/PWM
モード0:8ビットタイマ×2チャンネル
モード1:8ビットタイマ+8ビットPWM
モード2:16ビットタイマ
モード3:ビット幅可変PWM(9~16ビット)
モード0,1では、タイマ,PWMの分解能は、 t_{CYC} です。
モード2,3では、タイマ,PWMの分解能をプログラムで t_{CYC} と $1/2 t_{CYC}$ に切り換えることができます。
- ・ベースタイマ : 時計用500msオーバフロー信号発生機能(32.768kHz水晶発振選択時)
クロック選択機能
32.768kHz水晶発振,システムクロック,タイマ0のプログラマブルプリスケアラ出力のうちいずれかを選択

リモコン受信回路(P73/INT3/T0IN端子と共用)

- ・ノイズ除去機能
- ・極性切り換え機能

ウォッチドッグタイマ

- ・RC外付けによるウォッチドッグタイマ
- ・割り込み,システムリセットの選択可能

ROM訂正機能

- ・最大128byte/2アドレス

割り込み

- ・12要因,8ベクタ
外部割り込みINT0
外部割り込みINT1
外部割り込みINT2,タイマ/カウンタT0L(下位8ビット)
外部割り込みINT3,ベースタイマ
タイマ/カウンタT0H(上位8ビット)
タイマT1H(上位8ビット),タイマT1L(下位8ビット)
垂直同期信号(\overline{VS}),スキャンライン
IIC
- ・割り込み優先レジスタ内蔵
マイコンの割り込みは低レベル,高レベル,最高レベルの3レベルの多重割り込みが可能です。からのベクタの12の割り込み要因は、割り込み優先レジスタにより低レベル,高レベルの割り込み優先が指定できます。
また、外部割り込みINT0,INT1は、低レベル,最高レベルの割り込み優先が指定できます。

サブルーチンスタックレベル

- ・最大128レベル(スタックはRAMの中に設定)

高速乗除算命令内蔵

- ・ 16ビット×8ビット(実行時間:7命令サイクルタイム)
- ・ 16ビット÷8ビット(実行時間:7命令サイクルタイム)

3種類の発振回路

- ・ RC発振回路(内蔵) : システムクロック用
- ・ VCO発振回路(内蔵) : システムクロック用, CRT表示用
- ・ 水晶発振回路 : ベースタイム用, システムクロック用, PLLリファレンス用

スタンバイ機能

- ・ HALTモード
命令の実行を停止するモードであり、リセットまたは割り込みの発生により解除可能です。
- ・ HOLDモード
水晶発振, VCO発振, RC発振を停止するモードです。HOLDモードを解除するには、次の2つの方法があります。
 - (1) リセット端子に「L」レベルを入力する。
 - (2) P70 / INT0端子, またはP71 / INT1端子に指定されたレベルを入力する。

適用するマスクROM版

- ・ LC863532 / LC863528 / LC863524 / LC863520 / LC863516

出荷形態

- ・ MFP36S
- ・ DIP36S

開発ツール


- ・ エバチップ : LC863096
- ・ エミュレータ : EVA86000(本体) + ECB863400(エバチップボード)
+ POD36-CABUE(ケーブル) + POD36-DIP(DIP36S用)
or POD36-MFP(MFP36S用)

フラッシュメモリ書き込み

弊社では、フラッシュメモリの書き込みから捺印を有料で行うサービスを実施しています。
詳細は営業担当者にご相談ください。


LC86F3548A

システムブロック図




LC86F3548A

端子配列




外形図 3204 (unit : mm)



SANYO : MFP36S(375mil)

外形図 3170 (unit : mm)



SANYO : DIP36S(400mil)

LC86F3548A

端子機能表

端子名	I/O	機能説明	オプション	フラッシュメモリモード (パラレル入出力モード)																
VSS	-	電源の - 端子																		
XT1	I	水晶発振子用入力端子																		
XT2	O	水晶発振子用出力端子																		
VDD	-	電源の + 端子																		
$\overline{\text{RES}}$	I	リセット端子		モード設定入力																
FILT	O	内蔵 PLL 用フィルタ端子																		
$\overline{\text{VS}}$	I	垂直同期信号入力端子		モード設定入力																
$\overline{\text{HS}}$	I	水平同期信号入力端子																		
R	O	RGB 映像出力の赤 (R) 出力端子		アドレス入力 A8																
G	O	RGB 映像出力の緑 (G) 出力端子		アドレス入力 A9																
B	O	RGB 映像出力の青 (B) 出力端子		アドレス入力 A10																
BL	O	ファストブランキング制御信号 TV の映像信号とキャプション / OSD の映像信号の切り換え		アドレス入力 A11																
ポート 0 P00 ~ P07	I/O	<ul style="list-style-type: none"> ・ 8 ビットの入出力ポート ・ 4 ビット単位の入出力指定可能 ・ 兼用機能 AD 変換入力 (P04 ~ P07:4 チャンネル) 	プルアップ 抵抗 有 / 無 出力形式 CMOS/Nch-OD	アドレス入力 A0 ~ A7																
ポート 1 P10 ~ P17	I/O	<ul style="list-style-type: none"> ・ 8 ビットの入出力ポート ・ 1 ビット単位の入出力指定可能 (ププルアップ抵抗有り) ・ 端子機能 <table border="1" style="width: 100%; border-collapse: collapse;"> <tr><td>P10</td><td>I²C0 データ入出力</td></tr> <tr><td>P11</td><td>I²C0 クロック出力</td></tr> <tr><td>P12</td><td>I²C1 データ入出力</td></tr> <tr><td>P13</td><td>I²C1 クロック出力</td></tr> <tr><td>P14</td><td>PWM1 出力</td></tr> <tr><td>P15</td><td>PWM2 出力</td></tr> <tr><td>P16</td><td>PWM3 出力</td></tr> <tr><td>P17</td><td>タイマ 1 (PWM) 出力</td></tr> </table>	P10	I ² C0 データ入出力	P11	I ² C0 クロック出力	P12	I ² C1 データ入出力	P13	I ² C1 クロック出力	P14	PWM1 出力	P15	PWM2 出力	P16	PWM3 出力	P17	タイマ 1 (PWM) 出力	出力形式 CMOS/Nch-OD	データ入出力 D0 ~ D7
P10	I ² C0 データ入出力																			
P11	I ² C0 クロック出力																			
P12	I ² C1 データ入出力																			
P13	I ² C1 クロック出力																			
P14	PWM1 出力																			
P15	PWM2 出力																			
P16	PWM3 出力																			
P17	タイマ 1 (PWM) 出力																			
ポート 3 P30 ~ P33	I/O	<ul style="list-style-type: none"> ・ 4 ビットの入出力ポート ・ 1 ビット単位の入出力指定可能 (CMOS 出力 / ププルアップ付入力) 		制御信号 $\overline{\text{WE}}$ 制御信号 $\overline{\text{OE}}$ 制御信号 $\overline{\text{CE}}$																

(次ページへ続く)

LC86F3548A

端子機能表の続き

端子名	I/O	機能説明	オプション																																															
ポート7 P70 P71 ~ P73	I/O	<ul style="list-style-type: none"> ・ 4ビットの入出力ポート 1ビット単位の入出力指定可能 <li style="margin-left: 20px;"> <table border="1" style="border-collapse: collapse;"> <tr> <td style="padding: 2px;">P70</td> <td style="padding: 2px;">: プログラブルプルアップ付入出力</td> </tr> <tr> <td style="padding: 2px;">P71 ~ 73</td> <td style="padding: 2px;">: CMOS出力 / プログラブルプルアップ付入力</td> </tr> </table> ・ 端子機能 <table border="1" style="border-collapse: collapse; margin-top: 5px;"> <tr> <td style="padding: 2px;">P70</td> <td style="padding: 2px;">INT0 入力 / HOLD 解除入力 / ウォッチドッグタイマ用 Nch-Tr 出力</td> </tr> <tr> <td style="padding: 2px;">P71</td> <td style="padding: 2px;">INT1 入力 / HOLD 解除入力</td> </tr> <tr> <td style="padding: 2px;">P72</td> <td style="padding: 2px;">INT2 入力 / タイマ0 イベント入力</td> </tr> <tr> <td style="padding: 2px;">P73</td> <td style="padding: 2px;">INT3 入力 (ノイズフィルタ付入力) / タイマ0 イベント入力</td> </tr> </table> <p style="margin-top: 5px;">インタラプト受付形式, ベクタアドレス</p> <table border="1" style="border-collapse: collapse; margin-top: 5px; width: 100%;"> <thead> <tr> <th style="width: 10%;"></th> <th style="width: 10%;">立ち上がり</th> <th style="width: 10%;">立ち下がり</th> <th style="width: 10%;">立ち上がり & 立ち下がり</th> <th style="width: 10%;">Hレベル</th> <th style="width: 10%;">Lレベル</th> <th style="width: 10%;">ベクタ</th> </tr> </thead> <tbody> <tr> <td style="padding: 2px;">INT0</td> <td></td> <td></td> <td style="text-align: center;">×</td> <td></td> <td></td> <td style="text-align: center;">03H</td> </tr> <tr> <td style="padding: 2px;">INT1</td> <td></td> <td></td> <td style="text-align: center;">×</td> <td></td> <td></td> <td style="text-align: center;">0BH</td> </tr> <tr> <td style="padding: 2px;">INT2</td> <td></td> <td></td> <td></td> <td style="text-align: center;">×</td> <td style="text-align: center;">×</td> <td style="text-align: center;">13H</td> </tr> <tr> <td style="padding: 2px;">INT3</td> <td></td> <td></td> <td></td> <td style="text-align: center;">×</td> <td style="text-align: center;">×</td> <td style="text-align: center;">1BH</td> </tr> </tbody> </table>	P70	: プログラブルプルアップ付入出力	P71 ~ 73	: CMOS出力 / プログラブルプルアップ付入力	P70	INT0 入力 / HOLD 解除入力 / ウォッチドッグタイマ用 Nch-Tr 出力	P71	INT1 入力 / HOLD 解除入力	P72	INT2 入力 / タイマ0 イベント入力	P73	INT3 入力 (ノイズフィルタ付入力) / タイマ0 イベント入力		立ち上がり	立ち下がり	立ち上がり & 立ち下がり	Hレベル	Lレベル	ベクタ	INT0			×			03H	INT1			×			0BH	INT2				×	×	13H	INT3				×	×	1BH	アドレス入力 A12 ~ A15
P70	: プログラブルプルアップ付入出力																																																	
P71 ~ 73	: CMOS出力 / プログラブルプルアップ付入力																																																	
P70	INT0 入力 / HOLD 解除入力 / ウォッチドッグタイマ用 Nch-Tr 出力																																																	
P71	INT1 入力 / HOLD 解除入力																																																	
P72	INT2 入力 / タイマ0 イベント入力																																																	
P73	INT3 入力 (ノイズフィルタ付入力) / タイマ0 イベント入力																																																	
	立ち上がり	立ち下がり	立ち上がり & 立ち下がり	Hレベル	Lレベル	ベクタ																																												
INT0			×			03H																																												
INT1			×			0BH																																												
INT2				×	×	13H																																												
INT3				×	×	1BH																																												

ポートのオプションは、全てビット単位で指定可能です。

ポート1においてオプションで出力形式に「CMOS」, 「Nch-OD (Nchオープンドレイン)」のどちらを選択した場合でも、「プログラマブルプルアップ抵抗有り」となります。

ユーザオプションの種類

ユーザオプションはフラッシュメモリのデータで切り替えることができます。

オプションの種類	適用端子・回路	ポート形式の種類
入出力ポートの入出力仕様	ポート0 (指定はビット単位)	1 入力: プルアップMOSトランジスタ 無し 出力: Nチャンネルオープンドレイン 2 入力: プルアップMOSトランジスタ 有り 出力: CMOS
	ポート1 (指定はビット単位)	1 入力: プログラマブルプルアップMOSトランジスタ 有り 出力: Nチャンネルオープンドレイン 2 入力: プログラマブルプルアップMOSトランジスタ 有り 出力: CMOS


LC86F3548A

使用上の注意点

LC86F3548Aを使用する際には、次の点に注意して下さい。

(1) 電源投入時のRES端子の入力レベル

RES端子は、電源が投入されてから動作電源電圧の下限を上回った後、200 μ sを経過するまでは必ず“L”レベルを印加し続けてください。



(2) マスク版とLC86F3548Aの相異点

リセット解除後の動作：マスク版はリセット端子のHレベル検出後すぐに、プログラムカウンタの0番地からプログラムを実行します。

フラッシュ版はオプション設定を実行後、プログラムカウンタの0番地から、プログラムを実行します。(3)の項参照)

消費電流：動作モードにより異なりますが、マスク版よりもフラッシュ版の消費電流が大きくなっています。(それぞれの最新の半導体ニュースで値を確認して下さい。)

(3) リセット期間中およびリセット解除後のポートの状態

ポートオプションはフラッシュメモリのオプションデータで設定します。

リセット端子に「H」レベルを印加してから3ms程度の期間はLSI内部でポートオプションを設定します。この期間に徐々にポート出力形式が切り替わります。その後プログラムカウンタの0番地からプログラムを実行します。

リセット期間中およびリセット解除後の数百 μ sの期間のポートは、設定したポートオプションの仕様にならないポートがあります。下表にポートごとのリセット期間中およびリセット解除後のポートの状態をまとめましたので、応用回路を検討する場合参照してください。

適用端子	オプションの内容	リセット期間中およびリセット解除後のポートの状態	
		フラッシュ版	マスク版
P0	入力：プルアップMOSトランジスタ 無し 出力：Nチャンネルオーブドレイン	出力オフ、ハイインピーダンスの入力モード	
	入力：プルアップMOSトランジスタ 有り 出力：CMOS	出力オフ、リセット期間中およびリセット解除後の数百 μ sの間、プルアップMOSトランジスタはオフ それ以降、プルアップMOSトランジスタオンの入力モード	リセット解除後すぐにプルアップMOSトランジスタオンの入力モード
P1	入力：プログラマブルプルアップMOSトランジスタ 有り 出力：Nチャンネルオーブドレイン	出力オフ、ハイインピーダンスの入力モード	
	入力：プログラマブルプルアップMOSトランジスタ 有り 出力：CMOS	出力オフ、ハイインピーダンスの入力モード	
P3	オプション 無し 入力：プログラマブルプルアップMOSトランジスタ 有り 出力：CMOS	出力オフ、ハイインピーダンスの入力モード	
P7	オプション 無し 入力：プログラマブルプルアップMOSトランジスタ 有り 出力：プルアップMOS付(P70) CMOS(P71~P73)	出力オフ、ハイインピーダンスの入力モード	

LC86F3548A

(4) オンボード書き込み機能

LC86F3548Aにはオンボード書き換え機能があります。SANYO Flash On-Board System を使用することで、システムに実装後でもプログラムの書き換えが可能です。

オンボード設定端子と通信端子の組み合わせにより以下の4タイプがあります。

各タイプとも、通信端子以外に電源端子（VDD，VSS），RES端子の計6本をSANYO Flash On-Board Systemのインターフェースボードと接続する必要があります。

必要に応じ各端子をアプリケーション側と分離して、インターフェースボードと接続できるようにセット基板上で処理して下さい。

タイプの選択は、オプション設定プログラム（Su86K.EXE）により行います。

タイプ	モード設定端子	通信端子
タイプ1	RES端子に高電圧印加（1.2V）	P30（DATA1），P31（DATA0），P32（CLK）
タイプ2	RES端子に高電圧印加（1.2V）	P30（DATA1），P11（DATA0），P10（CLK）
タイプ3	P30端子にHレベル印加（5V）	P30（ENA/DATA1），P31（DATA0），P32（CLK）
タイプ4	P30端子にHレベル印加（5V）	P30（ENA/DATA1），P11（DATA0），P10（CLK）

- ・タイプ3，4を選択した場合には、P30はオンボード専用端子となります。常にプルダウンが必要となりますので、アプリケーションとの共用はできません。
- ・オンボード書き込みプログラム（ローダープログラム）が組み込まれないと、オンボード書き換えはできません。マイコン実装前に、ローダープログラムを汎用ROMライターで書き込んでおく必要があります。尚オプション設定でオンボード書き換え使用を選択した場合には、ユーザプログラムのリンク時に自動的にローダープログラムがリンクされます。

オンボード書き換えを使用する場合には、事前に弊社営業担当者にご相談下さい。

PROM プログラム変換基板の使い方

LC86F3548Aに対してデータの書き込み/読み出しを行う場合、専用の変換基板（W86F3448D，W86F3448M）を用いることにより、汎用PROMプログラムを使用することができます。

(1) 変換基板の名称

- ・W86F3448D・・・DIP36S用
- ・W86F3448M・・・MFP36S用

(2) 使用可能なPROMプログラム

注) ・LC86F3548Aは、シリコンシグネチャを使用したデバイスコードの自動設定には対応していませんので使用しないで下さい。

- ・データ保護のため、書き込み後のソフトウェアデータ保護の設定は、必ずプロテクト状態にしてご使用下さい。

[1個書き]

メーカー	装置名	バージョン	対応デバイス名(コード)	書き込み後のソフトウェアデータ保護の設定
ミナト エレクトロニクス	MODEL1890A + OU-910	V4.1	SST社 29EE512 (D617)	プロテクト状態
安藤電気	AF-9708	01.00	SST社 29EE512 (47100)	プロテクト状態
データ・アイ・オー	ChipLab	V5.3	SST社 29EE512	書き込み時に選択可能

[多数個書き]

メーカー	装置名	バージョン	対応デバイス名(コード)	書き込み後のソフトウェアデータ保護の設定
ミナト エレクトロニクス	MODEL1892 + TYPE9102A	V4.1	SST社 29EE512 (D617)	プロテクト状態

(3) 使用上の注意


変換基板を使用する際は、必ずジャンプSWをOFF側にしてください。

ON側で使用した場合、正しい書き込み/読み出しができません。

LC86F3548A


(4) 1ピンの位置

変換基板の1ピンは以下に示すような位置になります。



ジャンパSWは必ずOFF側で使用してください。

W 8 6 F 3 4 4 8 D



ジャンパSWは必ずOFF側で使用してください。

W 8 6 F 3 4 4 8 M

LC86F3548A

1. 絶対最大定格 / Ta=25 , VSS=0V

項目	記号	適用端子・備考	条件	規格				unit
				VDD[V]	min.	typ.	max.	
最大電源電圧	VDDMAX	VDD			-0.3	~	+6.5	V
入力電圧	VI(1)	RES, HS, VS			-0.3	~	VDD+0.3	
出力電圧	VO(1)	R,G,B,BL,FILT			-0.3	~	VDD+0.3	
入出力電圧	VI0(1)	ホ ^o -ト0,1,3,7			-0.3	~	VDD+0.3	
高レベル出力電流	ピーク出力電流	IOPH(1)	ホ ^o -ト0,1,3,7	CMOS出力 適用1端子当り		-4		mA
		IOPH(2)	R,G,B,BL	CMOS出力 適用1端子当り		-5		
	合計出力電流	IOAH(1)	ホ ^o -ト0,1	適用全端子合計		-20		
		IOAH(2)	ホ ^o -ト3,7	適用全端子合計		-10		
		IOAH(3)	R,G,B,BL	適用全端子合計		-12		
低レベル出力電流	ピーク出力電流	IOPL(1)	ホ ^o -ト0,1,3,7	適用1端子当り			20	
		IOPL(2)	ホ ^o -ト7	適用1端子当り			15	
		IOPL(3)	R,G,B,BL	適用1端子当り			5	
	合計出力電流	IOAL(1)	ホ ^o -ト0,1	適用全端子合計			40	
		IOAL(2)	ホ ^o -ト3,7	適用全端子合計			30	
		IOAL(3)	R,G,B,BL	適用全端子合計			15	
許容消費電力	Pdmax	DIP36S	Ta=-10 ~ +70				T,B,D	mW
		MFP36S					T,B,D	
動作周囲温度	Topg				-10	~	+70	
保存周囲温度	Tstg				-55	~	+125	

LC86F3548A

2. 許容動作範囲 / Ta=-10 ~ +70 , VSS=0V

項目	記号	適用端子・備考	条件	規格				unit
				VDD[V]	min.	typ.	max.	
動作電源電圧	VDD(1)	VDD	0.844 μ s tCYC 0.852 μ s		4.5		5.5	V
	VDD(2)		4 μ s tCYC 400 μ s		4.5		5.5	
メモリ保持電源電圧	VHD	VDD	HOLD モード時 RAM, レジスタ保持		2.0		5.5	
高レベル入力電圧	VIH(1)	ポート0	出力ディセーブル	4.5~5.5	0.6VDD		VDD	
	VIH(2)	・ポート1,3 (シュミット) ・ポート7 (シュミット) ポート入力 / 割り込み側 ・RES, HS, VS (シュミット)	出力ディセーブル	4.5~5.5	0.75VDD		VDD	
	VIH(3)	ポート70 ウォッチドッグタイマ側	出力ディセーブル	4.5~5.5	VDD-0.5		VDD	
低レベル入力電圧	VIL(1)	ポート0	出力ディセーブル	4.5~5.5	VSS		0.2VDD	
	VIL(2)	・ポート1,3 (シュミット) ・ポート7 (シュミット) ポート入力 / 割り込み側 ・RES, HS, VS (シュミット)	出力ディセーブル	4.5~5.5	VSS		0.25VDD	
	VIL(3)	ポート70 ウォッチドッグタイマ側	出力ディセーブル	4.5~5.5	VSS		0.6VDD	
命令サイクルタイム	tCYC(1)		全機能有り	4.5~5.5	0.844	0.848	0.852	μ s
	tCYC(2)		OSD 機能無し, AD 有り	4.5~5.5	0.844		30	
	tCYC(3)		OSD 機能無し, AD 無し	4.5~5.5	0.844		400	
発振周波数範囲	FmRC		内蔵 RC 発振	4.5~5.5	0.4	0.8	3.0	MHz

LC86F3548A

3. 電気的特性 / Ta=-10 ~ +70 , VSS=0V

項目	記号	適用端子・備考	条件	規格				unit
				VDD [V]	min.	typ.	max.	
高レベル 入力電流	I1H(1)	ホ [°] -ト0,1,3,7	・出力ディセーブル ・プルアップ MOS Tr. オフ ・VIN=VDD (出力 Tr. のオフリーク電流を含む)	4.5 ~ 5.5			1	μA
	I1H(2)	RES, HS, VS	VIN=VDD	4.5 ~ 5.5			1	
低レベル 入力電流	I1L(1)	ホ [°] -ト0,1,3,7	・出力ディセーブル ・プルアップ MOS Tr. オフ ・VIN=VSS (出力 Tr. のオフリーク電流を含む)	4.5 ~ 5.5	-1			
	I1L(2)	RES, HS, VS	VIN=VSS	4.5 ~ 5.5	-1			
高レベル 出力電圧	VOH(1)	・CMOS 出力の ホ [°] -ト0,1,3,7,1~73	IOH=-1.0mA	4.5 ~ 5.5	VDD-1			V
	VOH(2)	R,G,B,BL	・IOH=-0.1Ma ・R,G,B はデジタルモード 選択時	4.5 ~ 5.5	VDD-0.5			
低レベル 出力電圧	VOL(1)	ホ [°] -ト0,1,3,7,1~73	IOL=10mA	4.5 ~ 5.5			1.5	
	VOL(2)	ホ [°] -ト0,1,3,7,1~73	IOL=1.6mA	4.5 ~ 5.5			0.4	
	VOL(3)	・R,G,B,BL ・ホ [°] -ト1	・IOL=3.0Ma ・R,G,B はデジタルモード 選択時	4.5 ~ 5.5			0.4	
	VOL(4)	ホ [°] -ト70	IOL=1mA	4.5 ~ 5.5			0.4	
プルアップ MOS Tr. 抵抗	Rpu	ホ [°] -ト0,1,3,7	VOH=0.9VDD	4.5 ~ 5.5	13	38	80	kΩ
IICバス・パルススイッチ 接続抵抗 (SCL0~SCL1間, SDA0~SDA1間)	RBS	・ホ [°] -ト10,12 ・ホ [°] -ト11,13		4.5 ~ 5.5			130	Ω
ヒステリシス 電圧	VHIS	・ホ [°] -ト1,3,7 ・RES, HS, VS	出力ディセーブル	4.5 ~ 5.5		0.1VDD		V
端子容量	CP	全端子	・f=1MHz ・被測定端子以外は VIN=VSS ・Ta=25	4.5 ~ 5.5		10		pF

LC86F3548A

4. IIC インタフェース入出力条件 / Ta=-10 ~ +70 , VSS=0V

項目	記号	標準		高速		単位
		min.	max.	min.	max.	
SCL 周波数	fSCL	0	100	0	400	kHz
ストップ~スタート間のバス開放時間	tBUF	4.7	-	1.3	-	μs
スタート, リスタートコンディションのホールド時間	tHD;STA	4.0	-	0.6	-	μs
SCL の L 時間	tLOW	4.7	-	1.3	-	μs
SCL の H 時間	tHIGH	4.0	-	0.6	-	μs
リスタートコンディションのセットアップ時間	tSU;STA	4.7	-	0.6	-	μs
SDA のホールド時間	tHD;DAT	0	-	0	0.9	μs
SDA のセットアップ時間	tSU;DAT	250	-	100	-	ns
SDA, SCL の立ち上がり時間	tR	-	1000	20+0.1Cb	300	ns
SDA, SCL の立ち下がり時間	tF	-	300	20+0.1Cb	300	ns
ストップコンディションのセットアップ時間	tSU;STO	4.0	-	0.6	-	μs

・図 7 参照

(注) C b : 各バスに接続された負荷のトータル (単位 : p F)

5. パルス入力条件 / Ta=-10 ~ +70 , VSS=0V

項目	記号	適用端子・備考	条件	規格				
				VDD[V]	min.	typ.	max.	unit
高・低レベル パルス幅	tPIH(1) tPIL(1)	・INT0, INT1 ・INT2/TOIN	・割り込み要因フラグを セットできる。 ・タイマ/カウンタ 0 が パルスカウントできる。	4.5 ~ 5.5	1			tCYC
	tPIH(2) tPIL(2)	ノイズ除去フィルタ の時定数が 1/1 の 場合の INT3/TOIN	・割り込み要因フラグを セットできる。 ・タイマ/カウンタ 0 が パルスカウントできる。	4.5 ~ 5.5	2			
	tPIH(3) tPIL(3)	ノイズ除去フィルタ の時定数が 1/16 の 場合の INT3/TOIN	・割り込み要因フラグを セットできる。 ・タイマ/カウンタ 0 が パルスカウントできる。	4.5 ~ 5.5	32			
	tPIH(4) tPIL(4)	ノイズ除去フィルタ の時定数が 1/64 の 場合の INT3/TOIN	・割り込み要因フラグを セットできる。 ・タイマ/カウンタ 0 が パルスカウントできる。	4.5 ~ 5.5	128			
	tPIL(5)	RES	リセットできる。	4.5 ~ 5.5	200			μs
	tPIH(6) tPIL(6)	HS, VS	表示位置の制御ができる。 HS, VS のアクティブエッ ジは 1tCYC 以上離れている こと。 図 4 参照	4.5 ~ 5.5	8			
立ち上がり / 立ち下がり 時間	tTHL tTLH	HS	図 4 参照	4.5 ~ 5.5			500	ns

LC86F3548A

6. AD 変換特性 / Ta=-10 ~ +70 , VSS=0V

項目	記号	適用端子・備考	条件	規格					
				VDD[V]	min.	typ.	max.	unit	
分解能	N			4.5 ~ 5.5		6		bit	
絶対精度	ET		(注 2)				± 1	LSB	
コンパレート変換時間	tCAD	Vref 選択後、変換結果確定まで	1 ビット変換時間 =2 × Tcyc				1.69		μs
アナログ入力電圧範囲	VAIN	AN4 ~ AN7				VSS		VDD	V
アナログポート入力電流	IAINH		VAIN=VDD					1	μA
	IAINL	VAIN=VSS			-1				

(注) 絶対精度は量子化誤差 (± 1 / 2 L S B) を除く。

7. アナログモード RGB 特性 / Ta=-10 ~ +70 , VSS=0V

項目	記号	適用端子・備考	条件	規格				
				VDD[V]	min.	typ.	max.	unit
アナログ出力電圧		R,G,B アナログ出力選択時	ロウレベル出力	5.0	0.45	0.5	0.55	V
			インテンシティ出力		0.90	1.0	1.10	
			ハイレベル出力		1.35	1.5	1.65	
セトリング時間		R,G,B	70% 10pf 負荷				50	ns

LC86F3548A

8. 消費電流特性例 / Ta=-10 ~ +70 , VSS=0V

消費電流特性例は、弊社の特性評価用基板を使い、発振回路特性例に書かれている推奨回路定数を外付けしたときの測定結果です。消費電流特性例は、L S I の出力トランジスタとプルアップ M O S トランジスタに流れる電流を含みません。

項目	記号	適用端子 ・備考	条件	規格				
				VDD[V]	min.	typ.	max.	unit
通常動作時 消費電流	IDDOP(1)	VDD	<ul style="list-style-type: none"> ・FmX'tal=32.768kHz X'tal 発振時 ・システムクロックは メインクロック用 VCO ・OSD 用 VCO は動作 ・OSD はデジタルモード ・内蔵 RC 発振は停止 	4.5 ~ 5.5		T, B, D	T, B, D	mA
	IDDOP(2)	VDD	<ul style="list-style-type: none"> ・FmX'tal=32.768kHz X'tal 発振時 ・システムクロックは メインクロック用 VCO ・OSD 用 VCO は動作 ・OSD はアナログモード ・内蔵 RC 発振は停止 	4.5 ~ 5.5		T, B, D	T, B, D	
	IDDOP(3)	VDD	<ul style="list-style-type: none"> ・FmX'tal=32.768kHz X'tal 発振時 ・システムクロックは、 X'tal ・メインクロック用 VCO, OSD 用 VCO、内蔵 RC 発振は停 止 ・AD 変換は停止 	4.5 ~ 5.5		T, B, D	T, B, D	μA
HALT モード 消費電流	IDDHALT(1)	VDD	<ul style="list-style-type: none"> ・HALT モード ・FmX'tal=32.768kHz X'tal 発振時 ・システムクロックは メインクロック用 VCO ・内蔵 RC 発振は停止 	4.5 ~ 5.5		T, B, D	T, B, D	mA
	IDDHALT(2)	VDD	<ul style="list-style-type: none"> ・HALT モード ・FmX'tal=32.768kHz X'tal 発振時 ・システムクロックは 内蔵 RC 	4.5 ~ 5.5		T, B, D	T, B, D	μA
	IDDHALT(3)	VDD	<ul style="list-style-type: none"> ・HALT モード ・FmX'tal=32.768kHz X'tal 発振時 ・システムクロックは X'tal 	4.5 ~ 5.5		T, B, D	T, B, D	
HOLD モード 消費電流	IDDHOLD	VDD	<ul style="list-style-type: none"> ・HOLD モード ・全発振停止 	4.5 ~ 5.5		T, B, D	T, B, D	μA

LC86F3548A

推奨発振回路と特性例

発振回路特性例は、弊社指定の発振特性評価用基板を用いて、発振子メーカーによって安定に発振することを確認された推奨発振定数と、この推奨回路定数を外付けしたときの特性例です。

推奨発振回路と特性例 (Ta=-10~+70)

公称周波数	メーカー名	発振子名	推奨回路定数				動作電圧範囲	発振安定時間 (注) tmsVCO		備考
			C1	C2	Rf	Rd		typ	max	
32.768kHz	セイコ-エプソン	C-002RX	18PF	18PF	オープン	390KΩ	4.5~5.5V	1.00S	1.50S	

(注) 発振安定時間は、電源印加後VDDが動作電源下限を上回ってから、またはHOLDモード解除後、リファレンス発振が発振開始し、内蔵システム用VCOの発振が安定するのに必要な時間です。(図2参照)

発振回路特性例は、セット基板によって変わる可能性がありますので、下記注意事項を参考に、ご使用になる発振子メーカーに直接お問い合わせください。

- ・発振周波数精度はセット基板の配線容量等の影響を受けますので、量産基板で発振周波数を調整する必要があります。
- ・上記発振周波数と動作電源電圧範囲は、動作周囲温度が“-10 ~ +70”の範囲の場合です。この動作周囲温度を超える条件でクロック発振回路を使用する場合、あるいは車載用など高信頼性を必要とする用途に使用される場合は、ご使用になる発振子メーカーへお問い合わせください。
- ・発振回路特性例に記載していない発振子を使用する場合は、弊社営業所へお問い合わせください。

推奨発振回路は、ノイズや配線容量等の影響を受けやすいので下記の注意事項を参考に配置・配線してください。発振回路は低消費電力化するために発振ゲインを下げているため、ノイズ等の影響を受けやすくなっています。したがって、推奨発振回路を構成する場合は、特に注意してください。

- ・クロック入出力端子(XT1端子とXT2端子)と外付け部品との配線長はできるだけ短くする。
- ・コンデンサ(C1とC2)につながるVSSパターンとマイコンのVSS端子迄の配線長はできるだけ短くし、そのVSSパターンは発振子専用にする。
- ・変化が急峻な信号線、大きな電流が流れる信号線は、できるだけ発振回路から遠ざける、交差させない。




図1 推奨発振回路




図 2 発振安定時間




図3 パルス入力タイミング条件 1




図4 パルス入力タイミング条件 2




図5 推奨インタフェース回路

LC86F3548A





図6 FILT推奨回路

(注意) FILT端子に接続する部品を基板上のパターン長を伸ばさないように配置してください。



S : スタートコンディション
P : ストップコンディション
Sr : リスタートコンディション

tsp : スパイク抑圧

標準モード : 無し
高速モード : 50ns以下

図7 IICタイミング




図8 R, G, Bアナログモード出力等価回路

memo :

- 本書記載の製品は、定められた条件下において、記載部品単体の性能・特性・機能などを規定するものであり、お客様の製品（機器）での性能・特性・機能などを保証するものではありません。部品単体の評価では予測できない症状・事態を確認するためにも、お客様の製品で必要とされる評価・試験を必ず行って下さい。
- 弊社は、高品質・高信頼性の製品を供給することに努めております。しかし、半導体製品はある確率で故障が生じてしまいます。この故障が原因となり、人命にかかわる事故、発煙・発火事故、他の物品に損害を与えてしまう事故などを引き起こす可能性があります。機器設計時には、このような事故を起こさないような、保護回路・誤動作防止回路等の安全設計、冗長設計・機構設計等の安全対策を行って下さい。
- 本書記載の製品が、外国為替及び外国貿易法に定める規制貨物（役務を含む）に該当する場合、輸出する際に同法に基づく輸出許可が必要です。
- 弊社の承諾なしに、本書の一部または全部を、転載または複製することを禁止します。
- 本書に記載された内容は、製品改善および技術改良等により将来予告なしに変更することがあります。したがって、ご使用の際には、「納入仕様書」でご確認下さい。
- この資料の情報（掲載回路および回路定数を含む）は一例を示すもので、量産セットとしての設計を保証するものではありません。また、この資料は正確かつ信頼すべきものであると確信しておりますが、その使用にあたって第3者の工業所有権その他の権利の実施に対する保証を行うものではありません。